[공과기술] 4bit 덧셈기 뺄셈기 구현 / 4bit / 덧셈기 뺄셈기 구현 l..
페이지 정보
작성일 19-10-07 23:26
본문
Download : 4bit-덧셈기 뺄셈기 구현.hwp
설명
순서
레포트 > 공학,기술계열
4bit 덧셈기 뺄셈기 구현 實驗 보고서 실 험 일 자 2004.09.22학 번성 명이 광 훈 1. 實驗 제목 ● 덧셈기 뺄셈기 2. 實驗 목적 ● 감산기 회로를 實驗을 통해 이해한다. 회로는 A에 B에 대한 2의 보수를 더하는 연산을 하게 된다된다. 입력 S는 동작을 제어한다. 만일 입력되는 두 수 A, B가 각각 n비트로 구성되었다면 적어도 이 회로의 입력 수는 2n개가 되며, 따라서 이 회로를 설계하기 위해서는 22n가지의 조합을 갖는 진리표를 작성하고 이로부터 간소화된 논리식을 구해야한다 A = A3A2A1A0 B = B3B2B1B0 위의 두 수 A와 B가 같을 경우는 대응되는 두 이진숫자가 모두 같은 ...
공과기술 4bit 덧셈기 뺄셈기 구현 / 4bit 덧셈기 뺄셈기 구현 l
Download : 4bit-덧셈기 뺄셈기 구현.hwp( 16 )
4bit 덧셈기 뺄셈기 구현 實驗(실험) 보고서 ...
[공과기술] 4bit 덧셈기 뺄셈기 구현 / 4bit / 덧셈기 뺄셈기 구현 l..
4bit 덧셈기 뺄셈기 구현 실험 보고서 ...
다. 각각의 exclusive-OR 게이트가 입력 M과 B의 입력 중 하나를 받는다. S=o일 때 B exclusive-OR 0=B가 된다된다. S=1일 때, B exclusive-OR 1=B`과 Co=1이 된다된다. S=0일 때 회로는 덧셈기로 동작하고, S=1일때 뺄샘기로 작동한다. 3. 實驗 기기 및 부품 ● Power supply, Bread board, IC 7447 4. 관련 theory(이론) ① 4Bit 덧셈기 - 뺄셈기 ● 덧셈과 뺄셈연산은 하나의 2진 덧셈기를 이용하여 회로로 구성구현살수 있는데 이것은 각각의 덧셈기에 exclusive-OR 게이트를 추가해서 구현한다. (출력 V의 exclusive-OR는 오버플로를 검출한다.) ● 부호화된 보수 시스템에서도 부호화되지 않은 수에서처럼 2진수를 동일한 기본 덧셈과 뺄셈규칙을 이용하여 더하고 뺄 수 있다아 크기비교기 ● 크기 비교기는 입력되는 두 수 A, B의 크기를 비교하여 어느 수가 큰지(또는 같은지)를 출력으로 나타내주는 조합회로이다. 덧셈기가 B의 값을 받고, 입력 캐리는 0이 되고, 회로는 A exclusive-OR B를 수행한다. B의 입력들은 모두 보수화되고, 1의 입력 캐리를 통하여 더해진다.
